消除串?dāng)_：LVDS路由和差分信號(hào)設(shè)計(jì)技術(shù)

電子產(chǎn)品有自己的靜音語(yǔ)言版本，在電路中幾乎瞬間交換各種信號(hào)，單端信號(hào)發(fā)送器的特性是發(fā)送器產(chǎn)生單個(gè)電壓，接收器將其與固定參考電壓進(jìn)行比較。

差分信令使用彼此靠近放置的兩個(gè)互補(bǔ)信號(hào)來(lái)傳輸信息，在操作期間，差分信號(hào)激勵(lì)耦合的傳輸線并形成差分對(duì)。發(fā)送器發(fā)送與差分信號(hào)對(duì)相同的電信號(hào)，每個(gè)信號(hào)具有導(dǎo)體，接收器響應(yīng)兩個(gè)信號(hào)之間的電氣差異。差分信號(hào)中的導(dǎo)體可以是雙絞線和帶狀電纜，連接器和PCB走線。

低壓差分信令或LVDS路由已成為常見(jiàn)的差分信令應(yīng)用，并提供二進(jìn)制數(shù)據(jù)的高速傳輸，基于LVDS的應(yīng)用使用更少的功率，產(chǎn)生小的EMI，并具有更強(qiáng)的抗噪性。LVDS的數(shù)據(jù)速率高達(dá)3.125 Gbps，信號(hào)轉(zhuǎn)換時(shí)間短至260皮秒。

同樣，導(dǎo)致信號(hào)質(zhì)量或電磁兼容性（EMC）問(wèn)題的布局問(wèn)題可能會(huì)損害電路性能。憑借高時(shí)鐘和邊沿速率，PCB互連充當(dāng)傳輸線，并且 - 沒(méi)有適當(dāng)?shù)念A(yù)防措施 - 可以允許任何可能出錯(cuò)的錯(cuò)誤。由于不匹配的阻抗會(huì)產(chǎn)生反射，導(dǎo)致電介質(zhì)和色散損失，串?dāng)_成為問(wèn)題，并且噪聲容限降低，高速性能變?yōu)轭愃朴谕ㄟ^(guò)膝蓋深度泥漿跋涉的東西。

在使用LVDS時(shí)，您應(yīng)該專注于路由和基本過(guò)程，包括監(jiān)控跟蹤阻抗和跟蹤長(zhǎng)度匹配，良好的布線實(shí)踐涉及避免參考平面中的分裂和空隙。痕跡不應(yīng)跨越平面分裂，如果沒(méi)有正確的預(yù)防措施，LVDS電路可能會(huì)出現(xiàn)丟失和抖動(dòng)。此外，加寬信號(hào)線之間的間距并使跡線保持至少三倍于介電高度。

匹配集
       阻抗匹配發(fā)生在源的阻抗等于跡線的阻抗和負(fù)載的阻抗，此外，阻抗匹配還取決于確定差分對(duì)之間的正確跡線寬度和間距的特定要求，跡線阻抗取決于跡線的寬度和厚度，跡線材料的介電常數(shù)以及跡線和參考平面之間的高度。

每個(gè)差分對(duì)的差分阻抗等于每條線的特征阻抗之和。線之間的間距決定了互耦量，并影響差分阻抗。保持正確的恒定差分阻抗要求沿整個(gè)走線長(zhǎng)度保持走線寬度和間距均勻。

LVDS走線中阻抗匹配的任何故障都會(huì)導(dǎo)致信號(hào)反射和共模噪聲的增加，從而導(dǎo)致輻射EMI，反射信號(hào)導(dǎo)致接收器振鈴，從而降低動(dòng)態(tài)范圍并導(dǎo)致誤觸發(fā)。由于每個(gè)LVDS輸出都用作電流模式輸出，因此如果沒(méi)有關(guān)閉環(huán)路的終端電阻，電路將無(wú)法運(yùn)行。終端電阻值與傳輸線的差分阻抗相匹配。

PCB布線

使用LVDS時(shí)請(qǐng)?zhí)貏e注意您的路由實(shí)踐

太多的聲音會(huì)引起混亂
      在棒球比賽期間的某個(gè)時(shí)刻，緊張的情況需要經(jīng)理，投手，接球手和其他球員之間的土墩會(huì)議。然而，盡管有很多球員聚集在投手周圍，但每個(gè)人都關(guān)注經(jīng)理的話。

除非您采取一些預(yù)防措施，否則LVDS信號(hào)和單端TTL / CMOS信號(hào)之間可能會(huì)發(fā)生串?dāng)_，設(shè)計(jì)布線模式時(shí)，將差分LVDS信號(hào)與單端信號(hào)隔離，您可以通過(guò)將位于同一層的單端信號(hào)放置在距離LVDS信號(hào)至少12毫米的位置來(lái)實(shí)現(xiàn)隔離，您還可以使用電源和接地層來(lái)隔離LVDS信號(hào)。

干擾呼叫
      在PCB設(shè)計(jì)方面，降低EMI總會(huì)導(dǎo)致堆疊以及電源和接地參考平面的位置，您應(yīng)該將每個(gè)信號(hào)層放在地面通道和電源平面之間。減小電荷從源到地的覆蓋距離會(huì)降低電感，以八層疊層為例，將信號(hào)層置于電源和接地層之間，可減少噪聲。

     通孔，連接器或串聯(lián)耦合電容可以對(duì)差分對(duì)連接進(jìn)行分段，正確的布線確保正信號(hào)和負(fù)信號(hào)同步傳播，并且涉及將每個(gè)連接段與補(bǔ)償彎曲單獨(dú)匹配。

      走線長(zhǎng)度會(huì)導(dǎo)致LVDS信號(hào)的丟失和抖動(dòng)問(wèn)題，為了減少這些問(wèn)題并保持長(zhǎng)度匹配，將長(zhǎng)距離跡線與PCB層的XY軸成一個(gè)偏角。在布線高速信號(hào)時(shí)，使用小的走線彎曲來(lái)防止共模噪聲。如果布局需要彎曲，制造商通常建議使用135 o 或更大的彎曲來(lái)消除抖動(dòng)和損耗，使用相同數(shù)量的左右彎曲來(lái)保持長(zhǎng)度匹配。

寬跡線在相同距離上具有比薄跡線更低的阻抗，跡線彎曲的各個(gè)部分應(yīng)至少測(cè)量跡線寬度的1.5倍，高速信號(hào)的傳輸需要小距離為相鄰銅之間的跡線寬度的四倍。

LVDS接口對(duì)差分跡線和信號(hào)對(duì)之間的到達(dá)偏移時(shí)間有特定要求，使用高速并行總線作為示例，所有數(shù)據(jù)信號(hào)必須在建立的時(shí)間段內(nèi)到達(dá)，以滿足接收器的建立和保持時(shí)間要求。在設(shè)計(jì)PCB時(shí)，不能超過(guò)允許的偏斜，并應(yīng)保持差分線平行。

由于差分對(duì)信號(hào)需要在正負(fù)信號(hào)走線之間存在嚴(yán)格的延遲偏差，因此電氣和機(jī)械長(zhǎng)度的任何差異都可能導(dǎo)致錯(cuò)誤。要保持特定的走線長(zhǎng)度，請(qǐng)使用蛇形彎頭并保持相鄰銅線之間的走線寬度的四倍的小距離。每個(gè)蛇形凹凸的長(zhǎng)度應(yīng)至少為跡線寬度的三倍。將蛇形彎曲放置在長(zhǎng)度不匹配的原點(diǎn)，以確保同步信號(hào)傳播。

由于不同層的信號(hào)速度不相等，因此兩個(gè)信號(hào)必須在同一層上路由，您應(yīng)該在同一層上為L(zhǎng)VDS通道路由所有數(shù)據(jù)和時(shí)鐘信號(hào)，通過(guò)這種方法，LVDS信號(hào)對(duì)和時(shí)鐘對(duì)變得緊密匹配。

使用正確的返回路徑
      LVDS電路中的信號(hào)返回路徑不正確會(huì)導(dǎo)致噪聲耦合和EMI，在布線信號(hào)時(shí)，請(qǐng)始終考慮信號(hào)電流返回路徑。由于差分信號(hào)包括正負(fù)信號(hào)跡線，因此在路由信號(hào)時(shí)需要包含返回路徑。如果信號(hào)走線使用電源平面作為參考，則需要提供允許信號(hào)通過(guò)電源平面返回的布線。

如果需要將信號(hào)路由到兩個(gè)不同的參考平面，請(qǐng)?jiān)趦蓚€(gè)平面之間使用拼接電容，將電容放置在信號(hào)路徑附近，以保持前向和返回路徑之間的短距離，電容器允許返回電流從一個(gè)平面?zhèn)鞑サ搅硪粋€(gè)平面。

環(huán)測(cè)威檢測(cè)科技，專業(yè)從事產(chǎn)品電磁兼容測(cè)試，可以提供EMC設(shè)計(jì)指導(dǎo)和完善的EMC測(cè)試整改方案，詳情咨詢工程師！

檢測(cè)電話：4008-707-283

閱讀本文的人還閱讀了：

1、電磁兼容EMC基礎(chǔ)知識(shí)和實(shí)用的PCB設(shè)計(jì)技巧
      2、EMC設(shè)計(jì)解決高速PCB中的偏移源問(wèn)題