通過(guò)瞬態(tài)電壓抑制（TVS）二極管對(duì)敏感電子設(shè)備的靜電放電ESD保護(hù)正成為各行業(yè)的常見(jiàn)電路技術(shù)，電路中可通過(guò)觸摸（例如USB，HDMI等）訪問(wèn)的信號(hào)線需要對(duì)輸入到某些IC的所有敏感信號(hào)線進(jìn)行ESD保護(hù)。相對(duì)于它們所保護(hù)的IC，ESD保護(hù)二極管在電路板上的放置起著重要作用，重要的是要理解在諸如ESD的瞬態(tài)條件下PCB跡線信號(hào)的行為。

作為示例，圖1中示出了具有TVS二極管的I2C總線擴(kuò)展器的簡(jiǎn)單示意圖。

圖1 - TVS保護(hù)設(shè)備的通用原理圖。

圖2 - 顯示走線電感和寄生電容的通用示意圖的實(shí)際模型。

PCB走線將根據(jù)其長(zhǎng)度具有與之相關(guān)的電感?？紤]SDA信號(hào)跟蹤。連接以下幾點(diǎn)的跡線長(zhǎng)度非常重要：
1.從節(jié)點(diǎn)A到二極管陰極的走線長(zhǎng)度。
2.從二極管的陽(yáng)極到接地連接的走線長(zhǎng)度。
3.從節(jié)點(diǎn)A到IC輸入引腳的走線長(zhǎng)度。

      換句話說(shuō)，靜電放電ESD保護(hù)二極管必須盡可能靠近它所保護(hù)的引腳放置，并且它與參考平面的連接必須盡可能靠近陽(yáng)極引腳。否則，任何這些點(diǎn)之間的走線電感可能足夠大，以至于由于IC的輸入電容和走線的雜散電容，可能形成槽路。儲(chǔ)能電路可能以超過(guò)IC輸入電壓能力的電壓振蕩，并可能對(duì)IC造成實(shí)質(zhì)性損壞。

      此方案在LTSpice中建模，圖3顯示了在LTSpice中創(chuàng)建的原理圖，它由兩部分組成，一部分是基于IEC 61000-4-2測(cè)試方法的ESD人體模型。第二部分是圖2中跟蹤SDA的表示，圖3表示適用于二極管（10Vcmp），它在上面列出的所有點(diǎn)都適當(dāng)放置，具有非常短的走線，因此產(chǎn)生非常小的走線電感。

圖3 - 正確放置二極管的靜電放電ESD電路模型。

圖4 - 正確放置二極管的CMOS輸入電壓。

當(dāng)ESD保護(hù)二極管通過(guò)盡可能短的走線正確放置時(shí)，ESD脈沖被二極管鉗位到安全水平。該二極管及其布局非常有效，可保護(hù)IC免受ESD影響。

另一方面，圖5顯示了未正確放置的二極管（10Vclamp）的示意圖，圖2中從節(jié)點(diǎn)A到二極管陰極的跡線長(zhǎng)約1英寸，估計(jì)約為1nH。從陽(yáng)極到地面的痕跡約為0.03英寸，估計(jì)約為250 pH。圖6顯示了基于CMOS的輸入電壓（由電容表示）。

圖5 - 不正確放置二極管的靜電放電ESD電路模型

圖6 - 未正確放置二極管的CMOS輸入電壓。

圖6清楚地顯示了將二極管陰極連接到信號(hào)線節(jié)點(diǎn)和二極管陽(yáng)極連接到地的長(zhǎng)跡線的影響。觀察到的振蕩峰值為21V，振鈴頻率由走線電感，線路的雜散電容和IC的輸入電容決定。

結(jié)論
為了大限度地減少由于ESD引起的I / O線路振蕩并避免IC損壞，必須確保以下內(nèi)容：
1.鉗位（TVS）二極管必須盡可能靠近IC引腳放置。
2.通向二極管陰極的走線必須盡可能短。
3.從二極管的陽(yáng)極返回接地的走線必須盡可能短。

      環(huán)測(cè)威檢測(cè)科技是一家專業(yè)解決電磁兼容EMC測(cè)試的第三方檢測(cè)公司，檢測(cè)項(xiàng)目有靜電放電測(cè)試、射頻輻射測(cè)試（RS），干擾功率測(cè)試等，相關(guān)產(chǎn)品測(cè)試可在線咨詢工程師！
認(rèn)證電話：4008-707-283

閱讀本文的人還閱讀了：
1、電磁兼容emc測(cè)試項(xiàng)目：靜電放電(ESD)測(cè)試
2、電磁兼容EMC設(shè)計(jì)技巧2： 連接器接地ESD