上文介紹了根據(jù)頻率或速度分類，功能和類型也可用作分類標準，將在本文的其余部分討論將采取的詳細措施。
EMC的PCB設計規(guī)則
由于已經(jīng)挖掘出要求損壞電路EMC性能的干擾源，因此應針對這些來源制定相應的EMC關(guān)注設計規(guī)則。以下是實現(xiàn)EMC成功的PCB設計規(guī)則。
1、表面布局
必須考慮PCB尺寸，對于尺寸特別大的電路板，跟蹤必須走得很遠，阻抗增加，抗噪聲能力降低，制造成本上升，對于具有極小尺寸的電路板，會導致散熱問題，并且相鄰走線之間會發(fā)生串擾。推薦的PCB尺寸為矩形，長度和寬度之比為3：2或4：3。此外，當電路板尺寸超過200mm * 150mm時，應考慮通過電路板取出的機械強度。因此，了解PCB制造商的電路板尺寸限制非常重要，例如，PCBCart可以在小6 * 6mm和大600 * 700mm的范圍內(nèi)印刷電路板。檢查其定制PCB制造 能力更多細節(jié)。
a、對于組件布局設計，應仔細考慮分區(qū)，數(shù)字電路，模擬電路和噪聲源應獨立放置在板上，高頻電路應與低頻電路隔離。此外，應注意信號強弱信號和信號傳輸方向問題的元件分布。
C、 布局應以每個功能電路中的核心部件為中心，以確保部件沿同一方向整齊緊湊地定位。為了阻止形成信號之間的耦合，容易受到干擾影響的部件不應該是相鄰的。
d、敏感信號組件應遠離電源，高功率設備和敏感信號線絕不允許穿過高功率設備。熱敏元件的位置應遠離熱裝置，而溫度敏感元件應位于溫度低的區(qū)域。
e、即應在具有高電位差的元件之間擴大距離，以避免發(fā)生短路的可能性。此外，大功率組件應盡量安排在測試中無法觸摸的地方并進行絕緣保護。
F、通孔將帶來0.5pF的分布電容，因此通孔的減少有利于提高運行速度。
2、組件布局
與分立元件相比，IC元件由于其優(yōu)良的封裝，較少的焊點和較低的失效率等優(yōu)點而應該得到優(yōu)先選擇，此外應選擇信號斜率相對較慢的器件，以便減少信號產(chǎn)生的高頻部分。
a、表面貼裝器件的應用可以減少跟蹤長度，同時降低阻抗并改善EMC。
b、組件應基于相同的分類定位。不兼容的組件應獨立放置，以確保組件不會在空間中相互干擾。
C、重量超過15g的部件在通過支撐固定之前不應進行焊接。大型和重型并產(chǎn)生大量熱量的部件不應在船上組裝; 相反，它們應該組裝在成品盒的底板上。此外，必須保證散熱，并且熱敏元件應遠離產(chǎn)生熱量的元件。
d、對于可調(diào)節(jié)元件，如電位器，可調(diào)電感線圈，可變電容器和微動開關(guān)，應考慮整個系統(tǒng)的結(jié)構(gòu)要求。如果需要進行內(nèi)部調(diào)整，則應將這些組件放置在電路板上，如果需要進行外部調(diào)整，則應將它們放置在與機器板兼容的位置。
3、路由設計常規(guī)路由規(guī)則符合以下順序：
除了一般的路由規(guī)則，一些細節(jié)永遠不應該被忽略：
為了大限度地減少輻射干擾，應采用內(nèi)層定義為電源層和接地層的多層PCB，這樣可以減少電源電路阻抗，并且可以在信號線產(chǎn)生均勻接地平面的情況下停止公共阻抗噪聲。它通過改善信號線和接地平面之間的分布電容來起到阻止輻射的關(guān)鍵作用。
a、 電源線，接地線和電路板上的走線應保持高頻信號的低阻抗，當頻率保持很高時，電源線，接地線和電路板走線都成為負責接收和發(fā)送干擾的小天線。
b、為了消除這種干擾，與添加濾波電容相比，降低電源線，接地線和電路板走線所具有的高頻阻抗更為重要。因此，電路板上的走線應短而粗，均勻排列。
C、電源線，接地線和印刷線應適當布置，使其短而直，以大限度地減少信號線和返回線形成的環(huán)路面積。
d、時鐘發(fā)生器應盡可能靠近時鐘設備。
e、石英晶體振蕩器外殼應接地。
F、時鐘域應由接地線包圍，時鐘線應盡可能短。
G、對于電路板，應采用角度為45°而不是90°的虛線來減少高頻信號的傳輸和耦合。
H、單層PCB和雙層PCB應采用單點電源連接和單點接地連接。電源線和接地線應盡可能厚。
i、I / O驅(qū)動電路應靠近電路板邊緣的連接器。
j、學家 關(guān)鍵線應盡量厚，并應在兩側(cè)增加保護接地。高速線應該短而直。
?、元件引腳應盡可能短，特別適用于去耦電容，利用無引腳的安裝電容。
l、湖 對于A / D組件，不得越過數(shù)字部分和模擬部分的接地線。
m、米時鐘，總線和芯片選擇信號應遠離I / O線和連接器。
?、模擬電壓輸入線，參考電壓端應遠離數(shù)字電路信號線，尤其是時鐘。
O、當時鐘線垂直于I / O線而不是與I / O線平行時，干擾較小。此外，時鐘組件引腳應遠離I / O電纜。
p、絕不能將跟蹤布置在石英晶體或?qū)υ肼暶舾械钠骷隆?br />
Q、絕不應在弱信號電路或低頻電路周圍產(chǎn)生電流環(huán)。
r、任何信號都不應該產(chǎn)生循環(huán)，如果必須安排一個循環(huán)，它應該盡可能小。
4、跟蹤路由
a、應對具有相同輸出但方向相反的電流信號進行并聯(lián)布局，以消除磁干擾。
b、應盡量減少印刷引線的不連續(xù)性。例如，引線寬度不應經(jīng)過突然變化，引線拐角超過90°。
C、EMI傾向于由時鐘信號線產(chǎn)生，并且時鐘信號線應該在路由過程中接近接地回路。
d、總線驅(qū)動器應該在要驅(qū)動的總線旁邊。當電線遠離PCB時，驅(qū)動器應放在連接器旁邊。
e、即由于時鐘引線的信號線，行驅(qū)動器或總線驅(qū)動器通常承載大的瞬態(tài)電流，因此印刷引線應盡可能短，對于分立元件，印刷引線寬度可達約1.5mm。然而，對于IC，印刷引線的寬度應在0.2mm至1.0mm之間。
F、應避免在熱設備或大電流流過的引線周圍使用大面積銅箔，否則如果產(chǎn)品長時間保留在熱環(huán)境中，可能會導致銅箔膨脹或掉落等問題。如果必須使用大面積銅箔，好利用網(wǎng)格，這有利于消除由于銅箔和基板之間的熱粘附而產(chǎn)生的逸出氣體。
G、焊盤中心的通孔應適當大于元件引腳的孔徑。如果焊盤太大，則往往會產(chǎn)生干焊。
5、電源設計
不適當?shù)碾娫丛O計會導致產(chǎn)生大量噪音，終會降低產(chǎn)品的性能，導致功率不穩(wěn)定的兩個主要因素：
1：在高速開關(guān)狀態(tài)下，瞬態(tài)交流電流過大;
2：電流返回時存在電感。
因此，在PCB設計中應充分考慮電源的完整性，除此之外還應遵守以下規(guī)則。
a、功率解耦濾波設計
在IC芯片電源的兩個端子處橋接具有0.01μF至0.1μF電容的去耦電容器可以顯著降低電路板上的噪聲和浪涌電流。滿足電流補償后，去耦電容越低越好。由于其低引線電感，應優(yōu)化使用安裝電容器。過濾功率的有效方法在于交流電源線的濾波器布置。為防止引線相互耦合或發(fā)生環(huán)路，濾波器的輸入和輸出線應從電路板的兩側(cè)引出，引線應盡可能短。
b、電源保護設計
電源保護設計包括過流保護，欠壓報警，軟啟動和過壓保護，通過熔斷器的應用，可以在PCB的電源部分實現(xiàn)過流保護。為了防止熔絲在熔化過程中影響其他模塊，還應設計輸入電壓以保持電容。為了防止意外損壞元件的過電壓，應通過配電線路和地電位之間的放電管和壓敏電阻等保護裝置建立相同的電位，以實現(xiàn)過壓保護。
6、地面設計
對于具有電位基點的等效電位的器件，地線具有不同的潛力。當使用儀表測量地線上的點之間的電位時，可以觀察到相對較大的區(qū)別，這終會在電路工作時引起誤差。地線導致EMI的主要原因在于地線上的阻抗。當電流流過地線時，會產(chǎn)生電壓，實際上是地噪聲。在這種電壓的驅(qū)動下，將引起接地線上的回路電流，此后產(chǎn)生接地回路干擾。如果兩個電路通常使用相同的地線，則會發(fā)生公共阻抗耦合。
接地回路干擾解決方案包括接地回路切割，接地回路阻抗增加和平衡電路的應用。消除公共阻抗耦合的方法在于公共地線或并聯(lián)單點接地的阻抗減小。地線設計的具體規(guī)則如下。
a、數(shù)字地和模擬地之間的分離
如果電路板上都有模擬電路和線性電路，它們應相互隔離，低頻電路應更多地依賴于單點并聯(lián)接地。當在實際布線過程中出現(xiàn)故障時，可以在并聯(lián)接地之前部分地實現(xiàn)串聯(lián)接地。高頻電路往往依賴于多點串聯(lián)接地，接地線應短而粗。網(wǎng)格狀銅箔應大量應用于高頻元件周圍。
b、地線應盡可能厚
接地線應盡可能厚，以便電流比PCB允許電流大兩倍，以增加抗噪聲能力，如果采用銅澆注制作接地線，應避免死銅。此外，具有類似功能的銅應通過粗引線相互連接，以便在降低噪聲的同時確保接地線的質(zhì)量。
C、由地線形成的閉環(huán)電路
對于僅包含數(shù)字電路的電路板，通過將接地電路設計成圓形環(huán)路，可以增加抗噪聲能力。
環(huán)測威檢測是一家專業(yè)從事電磁兼容測試、fcc認證、無線產(chǎn)品測試的第三方檢測公司，相關(guān)產(chǎn)品測試問題可在線咨詢工程師！
認證電話：4008-707-283
閱讀本文的人還閱讀了：
1、EMC設計時如何避免電磁干擾EMI2、傳導發(fā)射測試DC-DC轉(zhuǎn)換器噪聲評估